AXI4 协议
1. 概述
AXI4 (Advanced eXtensible Interface 4) 是 AMBA 协议族中的高性能协议。
2. 特性
- 支持最高 500MHz 时钟频率
- 64 位数据宽度
- 32 位地址宽度
- 支持突发传输 (1-16 beats)
- 支持乱序传输
- 支持 5 个独立通道
3. 通道定义
3.1 写地址通道 (AW)
| 信号 | 方向 | 描述 |
| AWID | Master→Slave | 写 ID |
| AWADDR | Master→Slave | 写地址 |
| AWLEN | Master→Slave | 突发长度 (1-16) |
| AWSIZE | Master→Slave | 突发大小 (½/4/8/16 字节) |
| AWBURST | Master→Slave | 突发类型 (FIXED/INCR/WRAP) |
| AWLOCK | Master→Slave | 锁定 |
| AWCACHE | Master→Slave | 缓存属性 |
| AWPROT | Master→Slave | 保护类型 |
| AWVALID | Master→Slave | 有效 |
| AWREADY | Slave→Master | 就绪 |
3.2 写数据通道 (W)
| 信号 | 方向 | 描述 |
| WDATA | Master→Slave | 写数据 |
| WSTRB | Master→Slave | 写选通 (字节使能) |
| WLAST | Master→Slave | 最后数据 |
| WVALID | Master→Slave | 有效 |
| WREADY | Slave→Master | 就绪 |
3.3 写响应通道 (B)
| 信号 | 方向 | 描述 |
| BID | Slave→Master | 响应 ID |
| BRESP | Slave→Master | 响应状态 (OKAY/EXOKAY/SLVERR/DECERR) |
| BVALID | Slave→Master | 有效 |
| BREADY | Master→Slave | 就绪 |
3.4 读地址通道 (AR)
| 信号 | 方向 | 描述 |
| ARID | Master→Slave | 读 ID |
| ARADDR | Master→Slave | 读地址 |
| ARLEN | Master→Slave | 突发长度 (1-16) |
| ARSIZE | Master→Slave | 突发大小 |
| ARBURST | Master→Slave | 突发类型 |
| ARLOCK | Master→Slave | 锁定 |
| ARCACHE | Master→Slave | 缓存属性 |
| ARPROT | Master→Slave | 保护类型 |
| ARVALID | Master→Slave | 有效 |
| ARREADY | Slave→Master | 就绪 |
3.5 读数据通道 (R)
| 信号 | 方向 | 描述 |
| RID | Slave→Master | 读 ID |
| RDATA | Slave→Master | 读数据 |
| RRESP | Slave→Master | 响应状态 |
| RLAST | Slave→Master | 最后数据 |
| RVALID | Slave→Master | 有效 |
| RREADY | Master→Slave | 就绪 |
4. 突发类型
| 类型 | 描述 |
| FIXED | 固定地址 |
| INCR | 递增地址 |
| WRAP | 回绕地址 (缓存行对齐) |
5. 握手协议
| Master: AWVALID ────────────────────────►
Slave: ◄──────── AWREADY
Master: ────────► 数据传输
|
6. 性能优化
- 突发传输减少地址开销
- 乱序传输提高带宽利用率
- 多主设备仲裁支持