TB 文件理解文档¶
由 SvDoc 自动生成
文件数：16
快速导航¶
| 序号 | 文件 | 模块/类数 | 链接 |
|---|---|---|---|
| 1 | agent.sv | 1 | 查看 |
| 2 | agent_config.sv | 1 | 查看 |
| 3 | driver.sv | 0 | 查看 |
| 4 | monitor.sv | 1 | 查看 |
| 5 | sequence.sv | 18 | 查看 |
| 6 | sequencer.sv | 0 | 查看 |
| 7 | xtn.sv | 1 | 查看 |
| 8 | env.sv | 1 | 查看 |
| 9 | env_config.sv | 1 | 查看 |
| 10 | scoreboard.sv | 1 | 查看 |
| 11 | virtual_sequence.sv | 9 | 查看 |
| 12 | virtual_sequencer.sv | 0 | 查看 |
| 13 | if.sv | 1 | 查看 |
| 14 | test.sv | 10 | 查看 |
| 15 | UART_pkg.sv | 1 | 查看 |
| 16 | top.sv | 1 | 查看 |
文件详情¶
agent.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/agent.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
UART_agent | uvm_agent | 4 | 0 |
UART_agent¶
继承： uvm_agent
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
a_cfg | agent_config | - | `` | - | |
drvh | UART_driver | - | `` | - | |
monh | UART_monitor | - | `` | - | |
seqrh | UART_sequencer | - | `` | - |
agent_config.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/agent_config.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
agent_config | uvm_object | 3 | 1 |
agent_config¶
继承： uvm_object
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
is_active | uvm_active_passive_enum | - | UVM_ACTIVE | - | |
mon_rcvd_xtn_cnt | int | - | 0 | static | |
drv_data_sent_cnt | int | - | 0 | static |
成员方法：
function new
driver.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/driver.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/
monitor.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/monitor.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
UART_monitor | uvm_monitor | 2 | 0 |
UART_monitor¶
继承： uvm_monitor
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
a_cfg | agent_config | - | `` | - | |
xtn | UART_xtn | - | `` | - |
sequence.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/sequence.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
full_duplex_seq1 | UART_sequence_base | 0 | 0 | |
full_duplex_seq2 | UART_sequence_base | 0 | 0 | |
half_duplex_seq1 | UART_sequence_base | 1 | 0 | |
half_duplex_seq2 | UART_sequence_base | 0 | 0 | |
loopback_seq1 | UART_sequence_base | 0 | 0 | |
loopback_seq2 | UART_sequence_base | 0 | 0 | |
parity_error_seq1 | UART_sequence_base | 0 | 0 | |
parity_error_seq2 | UART_sequence_base | 0 | 0 | |
framing_error_seq1 | UART_sequence_base | 0 | 0 | |
framing_error_seq2 | UART_sequence_base | 0 | 0 | |
overrun_error_seq1 | UART_sequence_base | 0 | 0 | |
overrun_error_seq2 | UART_sequence_base | 0 | 0 | |
breakinterrupt_error_seq1 | UART_sequence_base | 0 | 0 | |
breakinterrupt_error_seq2 | UART_sequence_base | 0 | 0 | |
timeout_error_seq1 | UART_sequence_base | 0 | 0 | |
timeout_error_seq2 | UART_sequence_base | 0 | 0 | |
thr_empty_seq1 | UART_sequence_base | 0 | 0 | |
thr_empty_seq2 | UART_sequence_base | 0 | 0 |
full_duplex_seq1¶
继承： UART_sequence_base
full_duplex_seq2¶
继承： UART_sequence_base
half_duplex_seq1¶
继承： UART_sequence_base
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
hd_event | uvm_event | - | `` | - |
half_duplex_seq2¶
继承： UART_sequence_base
loopback_seq1¶
继承： UART_sequence_base
loopback_seq2¶
继承： UART_sequence_base
parity_error_seq1¶
继承： UART_sequence_base
parity_error_seq2¶
继承： UART_sequence_base
framing_error_seq1¶
继承： UART_sequence_base
framing_error_seq2¶
继承： UART_sequence_base
overrun_error_seq1¶
继承： UART_sequence_base
overrun_error_seq2¶
继承： UART_sequence_base
breakinterrupt_error_seq1¶
继承： UART_sequence_base
breakinterrupt_error_seq2¶
继承： UART_sequence_base
timeout_error_seq1¶
继承： UART_sequence_base
timeout_error_seq2¶
继承： UART_sequence_base
thr_empty_seq1¶
继承： UART_sequence_base
thr_empty_seq2¶
继承： UART_sequence_base
sequencer.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/sequencer.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/
xtn.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/xtn.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/agent/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
UART_xtn | uvm_sequence_item | 21 | 0 |
UART_xtn¶
继承： uvm_sequence_item
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
wb_addr_i | logic | [4:0] | `` | - | |
wb_dat_i | logic | [7:0] | `` | - | |
wb_we_i | logic | - | `` | - | |
wb_stb_i | logic | - | `` | - | |
wb_cyc_i | logic | - | `` | - | |
wb_sel_i | logic | - | `` | - | |
wb_rst_i | logic | - | `` | - | |
int_o | bit | - | `` | - | |
wb_dat_o | bit | - | `` | - | |
ier | bit | [7:0] | `` | - | |
iir | bit | [7:0] | `` | - | |
fcr | bit | [7:0] | `` | - | |
mcr | bit | [7:0] | `` | - | |
lcr | bit | [7:0] | `` | - | |
msr | bit | [7:0] | `` | - | |
thr[$] | bit | [7:0] | `` | - | |
dlv | bit | [7:0] | `` | - | |
rb[$] | bit | [7:0] | `` | - | |
lsr | bit | [7:0] | `` | - | |
dlb1 | bit | [7:0] | `` | - | |
dlb2 | bit | [7:0] | `` | - |
env.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/env.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
UART_env | uvm_env | 4 | 0 |
UART_env¶
继承： uvm_env
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
e_cfg | env_config | - | `` | - | |
agth[] | UART_agent | - | `` | - | |
vseqrh | virtual_sequencer | - | `` | - | |
sb | uart_scoreboard | - | `` | - |
env_config.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/env_config.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
env_config | uvm_object | 15 | 1 |
env_config¶
继承： uvm_object
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
has_agent | bit | - | 1 | - | |
no_of_agents | int | - | `` | - | |
has_functional_coverage | bit | - | 0 | - | |
has_scoreboard | bit | - | 1 | - | |
is_fd | bit | - | `` | - | |
is_hd | bit | - | `` | - | |
is_lb | bit | - | `` | - | |
is_pe | bit | - | `` | - | |
is_fe | bit | - | `` | - | |
is_oe | bit | - | `` | - | |
is_be | bit | - | `` | - | |
is_te | bit | - | `` | - | |
is_thr | bit | - | `` | - | |
has_virtual_sequencer | bit | - | 1 | - | |
a_cfg[] | agent_config | - | `` | - |
成员方法：
function new
scoreboard.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/scoreboard.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
uart_scoreboard | uvm_scoreboard | 57 | 1 |
uart_scoreboard¶
继承： uvm_scoreboard
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
m_cfg | env_config | - | `` | - | |
test_passed_fd | bit | - | `` | - | |
test_passed_hd | bit | - | `` | - | |
test_passed_lb | bit | - | `` | - | |
test_passed_pe | bit | - | `` | - | |
test_passed_fe | bit | - | `` | - | |
test_passed_be | bit | - | `` | - | |
test_passed_oe | bit | - | `` | - | |
test_passed_te | bit | - | `` | - | |
test_passed_thr | bit | - | `` | - | |
lcr_val | bit | [7:0] | `` | - | |
lcr_usage_cg | covergroup | - | `` | - | |
default_val | bins | - | {0} | - | |
used_vals | bins | - | {[1 : 3]} | - | |
default_val | bins | - | {1'b0} | - | |
used_val | bins | - | {1'b1} | - | |
default_val | bins | - | {1'b0} | - | |
default_val | bins | - | {1'b0} | - | |
default_val | bins | - | {1'b0} | - | |
default_val | bins | - | {1'b0} | - | |
ier_val | bit | [7:0] | `` | - | |
ier_usage_cg | covergroup | - | `` | - | |
disabled | bins | - | {1'b0} | - | |
disabled | bins | - | {1'b0} | - | |
disabled | bins | - | {1'b0} | - | |
fcr_val | bit | [7:0] | `` | - | |
fcr_usage_cg | covergroup | - | `` | - | |
reset | bins | - | {1'b1} | - | |
reset | bins | - | {1'b1} | - | |
level_1 | bins | - | {2'b00} | - | |
level_8 | bins | - | {2'b10} | - | |
mcr_val | bit | [7:0] | `` | - | |
mcr_usage_cg | covergroup | - | `` | - | |
loopback | bins | - | {1'b1} | - | |
lsr_val | bit | [7:0] | `` | - | |
lsr_coverage_cg | covergroup | - | `` | - | |
not_ready | bins | - | {1'b0} | - | |
no_overrun | bins | - | {1'b0} | - | |
no_parity_err | bins | - | {1'b0} | - | |
no_framing_err | bins | - | {1'b0} | - | |
no_break | bins | - | {1'b0} | - | |
not_empty | bins | - | {1'b0} | - | |
iir_val | bit | [7:0] | `` | - | |
iir_coverage_cg | covergroup | - | `` | - | |
thr_empty | bins | - | {3'b001} | - | |
rx_available | bins | - | {3'b010} | - | |
line_status | bins | - | {3'b011} | - | |
timeout_int | bins | - | {3'b110} | - | |
test_outcome_cg | covergroup | - | `` | - | |
pass | bins | - | {1} | - | |
uart_coverage | covergroup | - | `` | - | |
rbr_thr | bins | - | {0} | - | |
ier | bins | - | {1} | - | |
iir_fcr | bins | - | {2} | - | |
lcr | bins | - | {3} | - | |
mcr | bins | - | {4} | - | |
lsr | bins | - | {5} | - |
成员方法：
function write
virtual_sequence.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/virtual_sequence.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
full_duplex_vseq | virtual_seqs_base | 0 | 0 | |
half_duplex_vseq | virtual_seqs_base | 0 | 0 | |
loopback_vseq | virtual_seqs_base | 0 | 0 | |
parity_error_vseq | virtual_seqs_base | 0 | 0 | |
framing_error_vseq | virtual_seqs_base | 0 | 0 | |
overrun_error_vseq | virtual_seqs_base | 0 | 0 | |
breakinterrupt_error_vseq | virtual_seqs_base | 0 | 0 | |
timeout_error_vseq | virtual_seqs_base | 0 | 0 | |
thr_empty_vseq | virtual_seqs_base | 0 | 0 |
full_duplex_vseq¶
继承： virtual_seqs_base
half_duplex_vseq¶
继承： virtual_seqs_base
loopback_vseq¶
继承： virtual_seqs_base
parity_error_vseq¶
继承： virtual_seqs_base
framing_error_vseq¶
继承： virtual_seqs_base
overrun_error_vseq¶
继承： virtual_seqs_base
breakinterrupt_error_vseq¶
继承： virtual_seqs_base
timeout_error_vseq¶
继承： virtual_seqs_base
thr_empty_vseq¶
继承： virtual_seqs_base
virtual_sequencer.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/virtual_sequencer.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/env/
if.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/rtl/if.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/rtl/
模块列表¶
| 模块名 | 类型 | 端口数 | 参数数 | 概要 |
|---|---|---|---|---|
uart_if | interface | 1 | 0 |
uart_if¶
端口定义：
| 信号名 | 方向 | 类型 | 位宽 | 描述 |
|---|---|---|---|---|
clock | input | bit | - |
内部信号：
| 名称 | 类型 | 位宽 | 说明 |
|---|---|---|---|
wb_addr_i | logic | [4:0] | |
wb_dat_i | logic | [7:0] | |
wb_sel_i | bit | [3:0] | |
wb_we_i | bit | - | |
wb_ack_o | bit | - | |
wb_rst_i | logic | - | |
wb_clk_i | bit | - | |
int_o | bit | - | |
baud_o | bit | - | |
stx_pad_o | bit | - | |
srx_pad_i | bit | - | |
rts_pad_o | bit | - | |
dtr_pad_o | bit | - | |
ri_pad_i | bit | - |
test.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/test/test.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/test/
类列表¶
| 类名 | 继承 | 成员数 | 方法数 | 概要 |
|---|---|---|---|---|
UART_test_base | uvm_test | 25 | 0 | |
full_duplex_test | UART_test_base | 0 | 0 | |
half_duplex_test | UART_test_base | 0 | 0 | |
loopback_test | UART_test_base | 0 | 0 | |
parity_error_test | UART_test_base | 0 | 0 | |
framing_error_test | UART_test_base | 0 | 0 | |
overrun_error_test | UART_test_base | 0 | 0 | |
breakinterrupt_error_test | UART_test_base | 0 | 0 | |
timeout_error_test | UART_test_base | 0 | 0 | |
thr_empty_test | UART_test_base | 0 | 0 |
UART_test_base¶
继承： uvm_test
成员变量：
| 名称 | 类型 | 位宽 | 默认值 | 修饰符 | 说明 |
|---|---|---|---|---|---|
envh | UART_env | - | `` | - | |
e_cfg | env_config | - | `` | - | |
a_cfg[] | agent_config | - | `` | - | |
has_agent | bit | - | 1 | - | |
has_virtual_sequencer | bit | - | 1'b1 | - | |
no_of_agents | int | - | 2 | - | |
is_fd | bit | - | `` | - | |
is_hd | bit | - | `` | - | |
is_lb | bit | - | `` | - | |
is_pe | bit | - | `` | - | |
is_fe | bit | - | `` | - | |
is_oe | bit | - | `` | - | |
is_be | bit | - | `` | - | |
is_te | bit | - | `` | - | |
is_thr | bit | - | `` | - | |
vseqs_base | virtual_seqs_base | - | `` | - | |
fd_vseq | full_duplex_vseq | - | `` | - | |
hd_vseq | half_duplex_vseq | - | `` | - | |
lb_vseq | loopback_vseq | - | `` | - | |
pe_vseq | parity_error_vseq | - | `` | - | |
fe_vseq | framing_error_vseq | - | `` | - | |
oe_vseq | overrun_error_vseq | - | `` | - | |
be_vseq | breakinterrupt_error_vseq | - | `` | - | |
te_vseq | timeout_error_vseq | - | `` | - | |
thr_vseq | thr_empty_vseq | - | `` | - |
full_duplex_test¶
继承： UART_test_base
half_duplex_test¶
继承： UART_test_base
loopback_test¶
继承： UART_test_base
parity_error_test¶
继承： UART_test_base
framing_error_test¶
继承： UART_test_base
overrun_error_test¶
继承： UART_test_base
breakinterrupt_error_test¶
继承： UART_test_base
timeout_error_test¶
继承： UART_test_base
thr_empty_test¶
继承： UART_test_base
UART_pkg.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/top/UART_pkg.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/top/
模块列表¶
| 模块名 | 类型 | 端口数 | 参数数 | 概要 |
|---|---|---|---|---|
UART_pkg | package | 0 | 0 |
UART_pkg¶
top.sv¶
文件路径： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/top/top.sv
目录： /home/admin/.openclaw/workspace/projects/verification/UART-Verification-using-UVM/top/
模块列表¶
| 模块名 | 类型 | 端口数 | 参数数 | 概要 |
|---|---|---|---|---|
top | module | 0 | 0 |
top¶
内部信号：
| 名称 | 类型 | 位宽 | 说明 |
|---|---|---|---|
clock | bit | - | |
clock1 | bit | - | |
a | wire | - |
子模块实例化：
| 实例名 | 模块名 |
|---|---|
| DUT1 | uart_top |
| DUT2 | uart_top |
| in1 | uart_if |
| in2 | uart_if |
📄 TB 文件理解文档由 SvDoc 自动生成